Abstract

【課題】寄生ゲート容量の低いボディ・コンタクトSOI(semiconductor−on−insulator)金属ゲートを含むトランジスタを提供する。 【解決手段】ゲート・スタック(26)の金属部分がボディ・コンタクト領域の上方で除去され、SOI基板(12)のボディ・コンタクト領域(24)中のゲート誘電体(28)に接触するシリコン含有物質が形成される。これによって、ボディ・コンタクト領域上の有効ゲート誘電体厚さが5オングストローム(Å)よりも大きく増加する。この結果、ボディ・コンタクト領域における寄生容量が低下する。 【選択図】図5

Claims

Description

Topics

    Download Full PDF Version (Non-Commercial Use)

    Patent Citations (5)

      Publication numberPublication dateAssigneeTitle
      JP-2002134755-AMay 10, 2002Fujitsu Ltd, 富士通株式会社半導体装置及びその製造方法
      JP-2004303911-AOctober 28, 2004Nec Corp, 日本電気株式会社Misfet
      JP-2006523008-AOctober 05, 2006フリースケール セミコンダクター インコーポレイテッド半導体素子とその作製法
      JP-H10294464-ANovember 04, 1998Fujitsu Ltd, 富士通株式会社Insulated gate field effect transistor
      US-6100564-AAugust 08, 2000International Business Machines CorporationSOI pass-gate disturb solution

    NO-Patent Citations (0)

      Title

    Cited By (0)

      Publication numberPublication dateAssigneeTitle